隨著數(shù)字技術(shù)的飛速發(fā)展，各種數(shù)字顯示屏也隨即涌現(xiàn)出來(lái)有LED、LCD、DLP等，各種數(shù)字大屏幕的控制系統(tǒng)多種多樣，有用ARM+FPGA脫機(jī)控制系統(tǒng)，也有用PC+DVI接口解碼芯片+FPGA芯片聯(lián)機(jī)控制系統(tǒng)，在這里我們講述一種不僅可以用于控制全彩led大屏幕幕的顯示，而且還可以作為發(fā)送端輸出高清圖像數(shù)據(jù)。采用的聯(lián)機(jī)控制系統(tǒng)對(duì)全彩led大屏幕幕進(jìn)行控制。即PC+DVI接口解碼芯片+FPGA芯片+輸出接口模式的聯(lián)機(jī)控制系統(tǒng)。
DVI接口概述
DVI全稱(chēng)為Digital Visual Interface，它是基于TMDS（Transition Minimized Differential Signaling，最小化傳輸差分信號(hào)）電子協(xié)議作為基本電氣連接。TMDS是一種微分信號(hào)機(jī)制，可以將像素?cái)?shù)據(jù)編碼，并通過(guò)串行連接傳遞。顯卡產(chǎn)生的數(shù)字信號(hào)由發(fā)送器按照TMDS協(xié)議編碼后通過(guò)TMDS通道發(fā)送給接收器，經(jīng)過(guò)解碼送給數(shù)字顯示設(shè)備。
目前的DVI接口分為兩種，一個(gè)是DVI-D接口，只能接收數(shù)字信號(hào)，接口上只有3排8列共24個(gè)針腳，其中右上角的一個(gè)針腳為空，不兼容模擬信號(hào)。
另外一種則是DVI-I接口，可同時(shí)兼容模擬和數(shù)字信號(hào)。兼容模擬幸好并不意味著模擬信號(hào)的D-Sub接口可以連接在DVI-I接口上，而是必須通過(guò)一個(gè)轉(zhuǎn)換接頭才能使用，一般采用這種接口的顯卡都會(huì)帶有相關(guān)的轉(zhuǎn)換接頭。
本文敘述中用到的接口是DVI-D全數(shù)據(jù)接口。
FPGA控制全彩led大屏幕幕系統(tǒng)原理
1 DVI解碼芯片控制原理
圖3輸入部分顯示了FPGA芯片控制解碼芯片控制原理圖，所選的FPGA芯片是Xilinx公司的Spantan_3系列的X3C1400A-5，該芯片可以實(shí)現(xiàn)對(duì)DDR_SDRAM最大時(shí)鐘為200MHz的控制。在該系統(tǒng)中用到的DVI解碼芯片是TI公司生產(chǎn)的芯片型號(hào)為tfp401的解碼芯片，該芯片通過(guò)接收由計(jì)算機(jī)DVI接口傳輸來(lái)的編碼圖像數(shù)據(jù)，輸出到DVI解碼芯片，該芯片將串行數(shù)據(jù)解碼成24位的R（Red）、G(Green)、B(Blue)三原色并行數(shù)據(jù)，以及行同步、場(chǎng)同步、數(shù)據(jù)使能和時(shí)鐘信號(hào)，然后將解碼后的RGB圖像數(shù)據(jù)、行同步、場(chǎng)同步、數(shù)據(jù)使能和時(shí)鐘控制信號(hào)送給FPGA芯片，將圖像數(shù)據(jù)緩沖到FPGA芯片的FIFO中，在這里須注意，當(dāng)采集圖像的分辨率很大時(shí)，該數(shù)據(jù)傳輸?shù)臅r(shí)鐘信號(hào)最高可達(dá)到165MHz，輸出的并行圖像數(shù)據(jù)為24位的數(shù)據(jù)，所以最大帶寬可達(dá)到3.96GHz，在選取外部存儲(chǔ)器是須考慮帶寬的要求。
圖3 FPGA控制全彩大屏幕LED系統(tǒng)原理圖
4 應(yīng)用于不同領(lǐng)域的兩種輸出接口模式
①FPGA芯片輸出端連接驅(qū)動(dòng)電流芯片
該接口的使用適合于輸出的是多路驅(qū)動(dòng)電流芯片，用FPGA芯片輸出管腳時(shí)序控制多路外部驅(qū)動(dòng)電流芯片，驅(qū)動(dòng)電流芯片再對(duì)RGB發(fā)光二極管進(jìn)行控制，最后將整個(gè)電腦想要顯示的圖像顯示到大屏幕LED上。
�、诮邮斩藶橐蕴W(wǎng)線(xiàn)的接口
該接口適合于對(duì)一路輸入DVI解碼芯片接口圖像的輸出，該接口可以用于遠(yuǎn)距離傳輸圖像信息，應(yīng)用于大屏幕的LED的顯示。
顯示設(shè)備采用DVI接口優(yōu)點(diǎn)
DVI傳輸?shù)氖菙?shù)字信號(hào)，數(shù)字圖像信息不需經(jīng)過(guò)任何轉(zhuǎn)換，就會(huì)直接被傳送到顯示設(shè)備上，減少了數(shù)字向模擬再到數(shù)字煩瑣的轉(zhuǎn)換過(guò)程，大大節(jié)省了時(shí)間，因此它的速度更快，能有效消除拖影現(xiàn)象，使用DVI進(jìn)行數(shù)據(jù)傳輸，信號(hào)不衰減，色彩更純凈，更逼真。計(jì)算機(jī)內(nèi)部傳輸?shù)氖嵌M(jìn)制的數(shù)字信號(hào)，使用VGA接口連接全彩led大屏幕幕顯示器，就需要先把信號(hào)通過(guò)顯卡中的D/A轉(zhuǎn)換器轉(zhuǎn)變?yōu)镽、G、B三原色信號(hào)和行、場(chǎng)同步信號(hào)，這些信號(hào)通過(guò)模擬信號(hào)線(xiàn)傳輸?shù)饺?a href=http://www.saemoetchemins.com target=_blank>led大屏幕幕上，還需要相應(yīng)的A/D轉(zhuǎn)換器將模擬信號(hào)再一次轉(zhuǎn)變成數(shù)字信號(hào)，才能在全彩led大屏幕幕上顯示出圖像。在上述的D/A、A/D轉(zhuǎn)換和信號(hào)傳輸過(guò)程中不可避免信號(hào)的損失和受到干擾，從而導(dǎo)致圖像出現(xiàn)失真甚至顯示錯(cuò)誤。DVI接口無(wú)須進(jìn)行這些轉(zhuǎn)換，避免了信號(hào)的損失，使圖像的清晰度和細(xì)節(jié)表現(xiàn)力都得到了大大的提高。
結(jié)束語(yǔ)
該設(shè)計(jì)系統(tǒng)實(shí)現(xiàn)的FPGA芯片控制全彩大屏幕的圖像顯示系統(tǒng)，不僅可以用于小尺寸分辨率（256×192）的全彩led大屏幕幕控制系統(tǒng)的顯示，還可以遠(yuǎn)距離的以太網(wǎng)傳輸圖像數(shù)據(jù)，將該圖像數(shù)據(jù)發(fā)送到多塊接收模板，多塊接收板的拼接可以用于顯示分辨率（1920×1280）的高清彩色圖像的大屏幕。
